【深铭易购】资讯：据《工商时报》报道，人工智能（AI）芯片巨头英伟达已正式启动下一代高带宽内存（HBM）底层芯片（Base Die）的自研项目。未来，无论英伟达采用哪家供应商的HBM，其底层逻辑芯片都将采用自研方案。据悉，首款产品预计基于3nm制程打造，最快有望在2027年下半年进入试产阶段。

目前，HBM市场由SK海力士、三星、美光等头部厂商主导，其产品普遍采用自家基于DRAM工艺的Base Die。但随着HBM4时代的到来，传输速率提升至10Gbps以上，Base Die必须依赖台积电等晶圆代工厂的先进逻辑制程，如12nm或更先进节点，以满足性能与能效要求。

业内人士指出，存储厂商在复杂的Logic Base Die IP和ASIC设计能力方面相对不足，尤其在HBM整合UCIe接口并与GPU、CPU深度连接时，设计难度显著提升。英伟达选择自研Logic Base Die，被视为其进军ASIC市场的重要策略，并计划通过NVLink Fusion开放架构平台，向客户提供更多模块化选择，从而强化在生态系统中的主导优势。

与此同时，SK海力士已率先向核心客户提供新一代12层堆叠的HBM4样品，并结合MR-MUF先进封装技术，实现36GB容量与每秒超2TB带宽，相较HBM3E提升逾60%，进一步稳固其在AI存储市场的领先地位。

不过，市场人士也指出，部分客户此前为了降低对英伟达高价GPU的依赖，积极推动AI专用ASIC加速器的发展。若未来英伟达HBM Base Die与其AI解决方案深度绑定，可能加重客户依赖，从而影响业界接受度，并对ASIC市场格局产生潜在变化。

总体而言，随着英伟达推进自研Base Die以及SK海力士加快HBM4量产，高带宽内存正迈向更高速、更高堆叠、更复杂封装的新阶段。产业竞争将日趋激烈，台积电、三星等先进逻辑代工厂有望在此波产业变革中显著受益。