【深铭易购】资讯：台积电近期在IEEE国际电子设备会议（IEDM）上披露了其N2（2nm级）制造工艺的更多细节。这一新工艺节点在相同电压下预计可将功耗降低24%至35%，或将性能提升15%，同时晶体管密度较上一代3nm工艺提高1.15倍。这些显著优势得益于台积电采用的新型全栅（GAA）纳米片晶体管、N2 NanoFlex设计技术，以及其他在IEDM上详述的多项增强功能。

全栅纳米片晶体管允许设计人员调整通道宽度，从而在性能与功耗效率之间实现最佳平衡。此外，台积电的N2工艺引入了N2 NanoFlex DTCO，支持开发最小面积的高功率效率短单元，或性能优化的高单元设计。该技术还包括通过第三代偶极子集成技术实现的六个电压阈值水平（6-Vt），跨度高达200mV，并集成了n型与p型偶极子。

N2在工艺与设备层面的创新，不仅通过优化薄片厚度、结、掺杂剂活化和应力工程来提升晶体管驱动电流，还通过降低有效电容（Ceff）实现了一流的能效。这些改进使N型和P型纳米片晶体管的I/CV速度分别提升约70%和110%。

相比FinFET架构，N2纳米片晶体管在0.5V至0.6V低电压范围内展现了显著的每瓦性能优势。工艺和设备优化使时钟速度提升约20%，同时在0.5V运行下将待机功耗降低约75%。此外，N2 NanoFlex和多电压阈值（多Vt）选项的集成，为高逻辑密度的节能处理器提供了更多设计灵活性。

新晶体管架构和DTCO优势还直接改善了SRAM的可扩展性，这是近年来尖端工艺节点中的一大难题。台积电通过N2实现了约38Mb/mm²的2nm SRAM密度新纪录，并进一步降低了功耗。凭借GAA纳米片晶体管更严格的阈值电压变化（Vt-sigma），与基于FinFET的设计相比，N2将高电流宏的最低工作电压降低约20mV，高密度宏的最低工作电压降低30至35mV。这些改进使SRAM的读写功能在低至0.4V的电压下仍能保持稳定的良率和可靠性。

除晶体管技术外，N2还采用了全新的中段（MoL）、后端（BEOL）和远后端布线工艺，将布线电阻降低了20%，进一步提升了性能效率。N2的MoL工艺采用无障碍钨布线，将垂直栅极接触电阻降低55%，并将环形振荡器频率提升约6.2%。此外，首层金属（M1）通过一次EUV曝光与一次蚀刻步骤（1P1E）完成，从而减少了工艺复杂性、掩模数量并提升了整体效率。台积电表示，这一方法可降低标准单元电容近10%，并节省多个EUV掩模。而N2的金属与通孔电阻则分别降低了10%。

此外，针对高性能计算（HPC）应用，N2还提供了超高性能MiM电容器（SHP-MiM），具备约200fF/mm²的电容，可通过减少瞬态电压下降实现更高的最大工作频率（Fmax）。